[heise] heise online: IDF: Zwei Teraflop/s mit einem Chip

[eugen at leitl.org]

Diese Meldung aus dem heise online-Newsticker wurde Ihnen von
"eugen at leitl.org" gesandt. Wir weisen darauf hin, dass die
Absenderangabe nicht verifiziert ist. Sollten Sie Zweifel an der
Authentizität des Absenders haben, ignorieren Sie diese E-Mail bitte. 
------------------------------------------------------------------------

18.04.2007 00:02

IDF: Zwei Teraflop/s mit einem Chip

Gelsinger auf dem Weg zu 2 Teraflop/s - hier bei der Zwischenstation
von 1,5 Teraflop/s
				
			
				
			
		
			
		 Pat Gelsinger, Intels Chef der Digital Enterprise
Group kam die Ehre zuteil, zusammen mit Technologiechef Justin Rattner
eine alte IDF-Tradition fortzuführen: das spektakuläre Hochfahren des
Taktes eines Prozessorprototypen während der Keynote. Dies war ein
beliebtes Spiel[1] des früheren langjährigen CEOs Andy Grove und seines
Mikroprozessor-Chefs Albert Yu beim Pentium 4, nun setzten es Gelsinger
und Rattner mit dem Terascale-Testprozessor mit 80 Kernen fort. Bei
6,26 GHz erreichte der Chip 2 Teraflop/s echte Rechenleistung bei der
Lösung einer partiellen Differentialgleichung in einfacher Genauigkeit.
Der Stromverbrauch des wassergekühlten Chips hielt sich dabei mit rund
190 Watt in Grenzen. Die TeraFlop-Marke hatte der Chip schon vor zwei
Monaten bei einer Demonstration[2] auf der ISSCC bei 62 Watt
Energieverbrauch übertroffen. 

In der nächsten Ausbaustufe des Polaris genannten Chips versorgt Intel
die 80 Cores mit lokalem Speicher (Codename Freya), der direkt unter
unter dem Prozessor-Die platziert wird (Stack-Technik). So kann jeder
der Cores ungestört von den anderen auf seinen lokalen Speicher
zugreifen. Anders als in der Rattner-Präsentation gezeigt, handelt es
sich dabei allerdings nicht um DRAM, sondern um SRAM, das korrigierte
Rattner später in einem Round-Table-Gespräch. Eine DRAM-Technologie hat
Intel nämlich seit vielen Jahren nicht mehr.

Ein Produkt soll aus dem Testchip mit seinen einfachen Recheneinheiten
nicht werden, vielmehr will Intel mit IA(=IA32 und Intel 64)
Manycore-Chips designen. Ein Schritt in diese Richtung dürfte das von
Gelsinger unter dem Namen IA++ kurz angedeutete Projekt Larrabee[3]
sein. Man mutmaßt, dass es sich dabei um eine größere Anzahl von
konfigurierbaren Kernen mit erweiteten SSE-Fähigkeiten handeln könnte,
etwa mit deutlich mehr SSE-Registern. Cell-SPU und Xbox-360-VMX
beispielsweise haben derer 128.

Zum IDF in Peking siehe auch:

Neue Server-Plattformen für zwei oder vier Xeons[4]
Coprozessoren für Xeon-Server[5]
Intel kürt Gewinner des PC-Design-Wettbewerbs[6]
3,33-GHz-Vierkern mit 45-Nanometer-Strukturen[7]
Dynamisches Übertakten und Wimax[8]
Intel stellt China und Mobilrechner in den Vordergrund[9]

(as[10]/c't)

URL dieses Artikels:
  http://www.heise.de/newsticker/meldung/88399

Links in diesem Artikel:
  [1] http://www.heise.de/newsticker/meldung/11412
  [2] http://www.heise.de/newsticker/meldung/85119
  [3] http://www.heise.de/newsticker/meldung/83143
  [4] http://www.heise.de/newsticker/meldung/88368
  [5] http://www.heise.de/newsticker/meldung/88354
  [6] http://www.heise.de/newsticker/meldung/88346
  [7] http://www.heise.de/newsticker/meldung/88335
  [8] http://www.heise.de/newsticker/meldung/88295
  [9] http://www.heise.de/newsticker/meldung/88292
  [10] mailto:as at ct.heise.de

------------------------------------------------------------------------
Copyright 2007 Heise Zeitschriften Verlag