[heise] heise online: IDF: Coprozessoren für Xeon-Server

[eugen at leitl.org]

Diese Meldung aus dem heise online-Newsticker wurde Ihnen von
"eugen at leitl.org" gesandt. Wir weisen darauf hin, dass die
Absenderangabe nicht verifiziert ist. Sollten Sie Zweifel an der
Authentizität des Absenders haben, ignorieren Sie diese E-Mail bitte. 
------------------------------------------------------------------------

17.04.2007 13:12

IDF: Coprozessoren für Xeon-Server

Auf dem Intel-Entwicklerforum IDF zeigt Xilinx[1] das Steckmodul ACP M1
für die Sockel-604-Prozessorfassungen aktueller 4-Wege-Xeon-Server, das
mit einem programmierbaren Logikchip aus der Virtex-5[2]-Baureihe
bestückt ist. Diese spezielle Virtex-5-Variante kommuniziert direkt
über Intels FSB800-Frontsidebus mit dem Chipsatz des Servers, also mit
dem Hauptspeicher, den anderen Prozessoren und den
Ein-/Ausgabeeinheiten. Damit hat Intel erstmals den FSB für andere
Chiphersteller geöffnet. 

Xilinx zeigt auf dem IDF aber auch andere Varianten aus seiner
Accelerated Computing Platform (ACP) mit PCI-Express-Schnittstelle,
nämlich M505 (PCIe x1) und ML555 (PCIe x8). Später will Xilink auch
Geneseo[3]-kompatible FPGAs anbieten. Das ACP M1 soll dank FSB800 aber
die hohe Datentransferrate von 6,4 GByte/s erreichen und ist laut
Xilink "das zurzeit schnellste Applikationsbeschleunigermodul auf
FPGA-Basis". Ein XC5VLX110T läuft mit bis zu 550 MHz und enthält unter
anderem DSP-Slices sowie RocketIO-Transceiver, Ethernet-MACs und einen
PCIe-Endpoint-Block.

Über FSB1066-Coprozessoren für die pinlose LGA771-Steckfassung, die ab
dem dritten Quartal auch bei den kommenden MP-Xeons (Tigerton[4]) mit
Core-Mikroarchitektur zum Einsatz kommen soll, sagte Xilink noch
nichts.

Die alte Idee, Coprozessoren als Applikationsbeschleuniger mit
Standard-(x86-)Prozessoren zu kombinieren, liegt seit einiger Zeit
wieder im Trend[5]. Während AMD im Rahmen von Torrenza die
standardisierte HyperTransport-Technik in ihrer Cache-kohärenten
Version cHT[6] bevorzugt, will Intel PCIe weiterentwickeln (Geneseo).
Bis es so weit ist – oder auch alternativ dazu – kommt nun der FSB zum
Einsatz. Steckbare Coprozessoren für Sockel-940-Opteron-Mainboards
(also mit cHT-Interface) gibt es bereits als XD1000 von XtremeData[7]
auf Basis einen Stratix-II-FPGA vom Xilinx-Konkurrenten Altera[8].

Zum IDF in Peking siehe auch:

Intel kürt Gewinner des PC-Design-Wettbewerbs[9]
3,33-GHz-Vierkern mit 45-Nanometer-Strukturen[10]
Dynamisches Übertakten und Wimax[11]
Intel stellt China und Mobilrechner in den Vordergrund[12]

(ciw[13]/c't)

URL dieses Artikels:
  http://www.heise.de/newsticker/meldung/88354

Links in diesem Artikel:
  [1] http://www.xilinx.com/
  [2] http://www.xilinx.com/products/silicon_solutions/fpgas/virtex/virtex5/index.htm
  [3] http://www.heise.de/newsticker/meldung/88292
  [4] http://www.heise.de/newsticker/meldung/79835
  [5] http://www.heise.de/newsticker/meldung/83902
  [6] http://www.heise.de/newsticker/meldung/80980
  [7] http://www.xtremedatainc.com/xd1000_brief.html
  [8] http://www.altera.com/
  [9] http://www.heise.de/newsticker/meldung/88346
  [10] http://www.heise.de/newsticker/meldung/88335
  [11] http://www.heise.de/newsticker/meldung/88295
  [12] http://www.heise.de/newsticker/meldung/88292
  [13] mailto:ciw at ct.heise.de

------------------------------------------------------------------------
Copyright 2007 Heise Zeitschriften Verlag