[heise] heise online: AMD: Im Barcelona steckt K10

Tue Apr 17 09:15:39 UTC 2007

Diese Meldung aus dem heise online-Newsticker wurde Ihnen von
"eugen at leitl.org" gesandt. Wir weisen darauf hin, dass die
Absenderangabe nicht verifiziert ist. Sollten Sie Zweifel an der
Authentizität des Absenders haben, ignorieren Sie diese E-Mail bitte. 
------------------------------------------------------------------------

14.04.2007 15:20

AMD: Im Barcelona steckt K10

So wie Intel im letzten Jahr[1] die Erwartungen vor der
Core-2-Duo-Vorstellung schürte, bereitet AMD zurzeit den Boden für die
kommenden Doppel- und Vierkernprozessoren mit überarbeiteter
AMD64-Architektur: Häppchenweise verrät der CPU-Hersteller alle paar
Wochen einige neue Details zu den Neulingen, die aber erst zur
Jahresmitte (Barcelona-Vierkern für Server und Workstations)
beziehungsweise im Herbst (Dual- und Quad-Core-Prozessoren Kuma und
Agena/Agena FX für Desktop-Rechner) oder gar erst 2008 (Doppelkern
Griffin für Notebooks) erwartet werden. Guiseppe Amato, bei AMD
technischer Vertriebschef für Europa, den Nahen Osten und Afrika, ließ
wieder ein paar Katzen aus dem Sack: So stellte er etwa klar, dass AMD
die von der Presse seit einiger Zeit mit dem Codenamen "K8L[2]"
bezeichnete, kommende AMD64-Generation intern als K10 bezeichne. Die
erste Inkarnation soll der Server-Vierkern Barcelona[3] sein, über den
AMD in den letzten Monaten oft[4] spricht.

Er bestätigte, dass auch Dual-Core-Prozessoren für Desktop-Rechner mit
je 2 MByte shared L3-Cache auf den Markt kommen sollen. Diese
Kuma-Doppelkerne werden in Gehäusen stecken, die in die aktuellen
AM2-Prozessorfassungen passen. Neue Funktionen wie HyperTransport 3.0
sind aber nur in Mainboards mit neuen Chipsätzen und
"AM2+"-Steckfassung nutzbar. Man erwartet 2008[5] die Einführung einer
AM3-Fassung für kommende Prozessoren mit integriertem
Speichercontroller für DDR3-SDRAM.

Herr Amato sprach wieder vor allem über den für AMD extrem wichtigen
Server-Vierkern Barcelona. Er geht davon aus, dass dieser "echte"
Vierkern erheblich schneller sein wird als die aus zwei Dual-Core-Dice
zusammengefügten Quad-Core-Xeons von Intel. Zum Beleg verwies er unter
anderem auf Benchmarks des kürzlich vorgestellten[6] 3-GHz-Doppelkerns
Opteron 2222SE, in denen dieser einen aktuellen 3-GHz-Dual-Core-Xeon
auch beim Integer-Durchsatz knapp[7] schlägt[8]. Die zahlreichen
Verbesserungen der K10-Architektur würden die kommenden Prozessoren
deutlich effizienter und damit noch wesentlich potenter machen, wobei
Amato allerdings immer noch keine konkreten Taktfrequenzen[9] und
Starttermine nennen konnte.

Herr Amato erläuterte einige K10-Details sehr genau, die etwa den
dreistufigen Cache, den Speichercontroller und die überarbeiteten
Virtualisierungsfunktionen betrafen. Dank Nested Page Tables, Tagged
Translation Look-aside Buffer (Tagged TLB) und Device Exclusion Vector
(DEV) sowie des deutlich beschleunigten (und bereits für kommende
Achtkern-CPUs vorbereiteten) internen Crossbar-Switch sollen virtuelle
Maschinen auf AMD64-K10-Prozessoren deutlich schneller laufen als auf
Xeons. Die angekündigte IOMMU zur I/O-Virtualisierung[10] kommt aber
erst 2008, also wohl mit dem Barcelona-Nachfolger Shanghai. Dieser
spricht dann auch HyperTransport 3.0[11], zugehörige Server-Chipsätze
dürften dann – wie bei Intel[12] – PCI Express 2.0[13] bringen.

Den Datentransfer zwischen den Rechenwerken in den Kernen, deren L1-
und L2-Caches, dem gemeinsamen L3-Cache und den Speichercontrollern
will AMD beim K10 wesentlich optimiert haben, etwa durch ausgefeiltes
Prefetching und verbesserte Koordination der verschiedenen Pufferstufen
und des Speichercontrollers bei der Verarbeitung von Zugriffsbefehlen.

Die K10-Architektur des Barcelona steckt auch in den
Desktop-Prozessoren, sowohl in den Vierkernen (Agena FX für die
Quad-FX-Plattform[14] und Agena für AM2-Boards) als auch in den
Kuma-Doppelkernen, weshalb also auch diese Prozessoren bei gleicher
Taktfrequenz deutlich schneller rechnen sollen als aktuelle
K8-AMD64-CPUs. Dass die kommenden K10-Prozessoren trotz höherer
Rechenleistung und mehr Kernen (teilweise) den gleichen Energiebedarf
wie die aktuellen K8-Doppelkerne haben werden, verdanken sie laut Amato
auch ausgefeilteren Stromspar-Funktionen, etwa einer sparsamen
Schaltungstechnik für den L3-Cache[15], der pro Kern unterschiedlich
einstellbaren Taktfrequenz oder auch dem verstärkten Einsatz von Clock
Gating[16], also dem gezielten Abschalten aktuell ungenutzter
Funktionsblöcke.

Wieder einmal hob Amato hervor, dass die kommenden Barcelonas
problemlos nach einem BIOS-Update auf aktuellen Boards mit
Socket-F-/LGA1207-Fassungen laufen; einige neue Stromspar-Funktionen
des Barcelona sind aber nur auf Mainboards nutzbar, die getrennte
Spannungsversorgungen[17] für die vier Rechenkerne einerseits sowie
andererseits die Northbridge mit dem integrierten Speichercontroller
liefern. Ähnliches gilt für die Desktop-Prozessoren, hier bringen wohl
die erwähnten AM2+-Boards eine optimierte Spannungsversorgung. Das
zusätzliche Sparpotenzial der neuen Stromspar-Tricks veranschlagte
Guiseppe Amato auf etwa 10 Prozent.

Notebooks sollen erst 2008 von den Vorzügen der K10-Generation
profitieren, dann kommen die ersten Griffin-Doppelkerne mit
abgewandelter K10-Technik – zwecks niedrigerem Energiebedarf
wahrscheinlich ohne L3-Cache und laut Amato mit weniger potenten
Gleitkomma-Recheneinheiten, dafür aber mit weiter optimierten
Stromsparfunktionen. Mit Griffin stellt AMD erstmals einen speziell für
Notebooks entwickelten Prozessor vor, der dann ebenfalls die
"Split-Power-Plane"-Technik nutzen soll. Zunächst kommt aber noch
"Hawk", also die 65-nm-Version des Turion 64 X2 mit K8-Innenleben –
wohl ohne Split Power Plane, wie im Juni 2006 für Mitte 2007
versprochen[18]. Längere Akku-Laufzeit sollen Verbesserungen der
Plattform und des Chipsatzes (etwa beim AMD M690[19]) bringen, was AMD
mit Referenzplattformen wie Yamato[20] den Notebook-Herstellern
nahebringt.
 (ciw[21]/c't)

URL dieses Artikels:
  http://www.heise.de/newsticker/meldung/88247

Links in diesem Artikel:
  [1] http://www.heise.de/newsticker/meldung/70561
  [2] http://www.heise.de/ct/06/13/020/default.shtml
  [3] http://www.heise.de/newsticker/meldung/79279
  [4] http://www.heise.de/newsticker/meldung/81842
  [5] http://www.heise.de/newsticker/meldung/82621
  [6] http://www.heise.de/newsticker/meldung/87912
  [7] http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070319-00684.html
  [8] http://www.spec.org/cpu2006/results/res2007q1/cpu2006-20070122-00247.html
  [9] http://www.heise.de/newsticker/meldung/82180
  [10] http://www.heise.de/newsticker/meldung/69320
  [11] http://www.heise.de/newsticker/meldung/72350
  [12] http://www.heise.de/newsticker/meldung/86936
  [13] http://www.heise.de/newsticker/meldung/83746
  [14] http://www.heise.de/newsticker/meldung/81779
  [15] http://www.heise.de/newsticker/meldung/85203
  [16] http://www.heise.de/newsticker/meldung/85295
  [17] http://www.heise.de/newsticker/meldung/88095
  [18] http://www.heise.de/newsticker/meldung/73798
  [19] http://www.heise.de/newsticker/meldung/87730
  [20] http://www.heise.de/newsticker/meldung/78765
  [21] mailto:ciw at ct.heise.de

------------------------------------------------------------------------
Copyright 2007 Heise Zeitschriften Verlag